dc.contributor.advisor |
Mrkvica, Jan |
|
dc.contributor.author |
Vlasák, Václav
|
|
dc.date.accessioned |
2011-07-11T19:36:38Z |
|
dc.date.available |
2011-07-11T19:36:38Z |
|
dc.date.issued |
2011 |
|
dc.identifier |
Univerzitní knihovna (sklad) |
cze |
dc.identifier.uri |
http://hdl.handle.net/10195/39240 |
|
dc.description.abstract |
Práce obsahuje popis návrhu a realizace přijímače referenčního UWB signálu založeného na principu časového závěsu a synchronního časování. Koncepce vychází z ekvivalentního vzorkování s využitím širokopásmového obvodu S/H, dále obsahuje rychlý A/D převodník a syntezátor DDS, který je ovládán hradlovým polem FPGA. Data potřebná k informaci o správné funkci zařízení jsou z FPGA posílána do mikroprocesoru typu ARM, který je pomocí LCD displeje zobrazuje uživateli. První část práce přibližuje principy a specifické vlastnosti UWB komunikace, teoretické rozbory, popis a funkce jednotlivých prvků navržené struktury zařízení. V druhé části jsou uvedena praktická řešení dílčích částí přijímače, měření, popisy schémat zapojení a programů pro FPGA a mikroprocesor. Následné přílohy obsahují obrazce plošných spojů, výpisy programů a fotografie dokumentující celé zařízení. |
cze |
dc.format |
79 s. |
|
dc.format.extent |
9693119 bytes |
cze |
dc.format.mimetype |
application/pdf |
cze |
dc.language.iso |
cze |
|
dc.publisher |
Univerzita Pardubice |
cze |
dc.rights |
Bez omezení |
cze |
dc.subject |
ekvivalentní vzorkování |
cze |
dc.subject |
stroboskopický puls |
cze |
dc.subject |
přímá číslicová syntéza |
cze |
dc.subject |
ARM |
cze |
dc.subject |
FPGA |
cze |
dc.subject |
A/D převodník |
cze |
dc.subject |
equivalent of sampling |
eng |
dc.subject |
gaussian pulse |
eng |
dc.subject |
direct digital synthesis |
eng |
dc.title |
Přijímač referenčního UWB signálu |
cze |
dc.title.alternative |
Receiver of reference UWB signal |
eng |
dc.type |
diplomová práce |
cze |
dc.contributor.referee |
Pidanič, Jan |
|
dc.date.accepted |
2011 |
|
dc.description.abstract-translated |
In this thesis a design receiver of UWB reference signal is presented, which is based on time locked loop and synchronous timing. The concept uses the equivalent time sampling with wideband S/H, circuit it contains a fast A/D converter and next synthesizer DDS, which is controlled by FPGA. For checking the proper function of the device, Specific data is sent from the FPGA to the ARM procesor type to verify the prope function of the devices. This data is displayed to the user on LCD display. The first part of the work includes principles and specific properties of UWB communation, theoretical analysis, description and functions of individual elements of device. Practical solution of the particular parts of receiver, measurement, hardware description and programs for FPGA and microprocessor are shown in the second part. In the appendix, there are PCB, listing program and photos of realized receiver. |
eng |
dc.description.department |
Katedra elektrotechniky, elektroniky a zabezpečovací techniky v dopravě |
cze |
dc.thesis.degree-discipline |
Dopravní infrastruktura-Elektrotechnická zařízení |
cze |
dc.thesis.degree-name |
Ing. |
cze |
dc.thesis.degree-grantor |
Univerzita Pardubice. Dopravní fakulta Jana Pernera |
cze |
dc.identifier.signature |
D24217 |
|
dc.thesis.degree-program |
Dopravní inženýrství a spoje |
cze |
dc.description.defence |
Uchazeč prezentoval komisi hlavní výsledky a závěry své diplomové práce. Po prezentaci diplomové práce zodpověděl dotazy oponenta diplomové práce. V diskusi o diplomové práci podrobně zodpověděl všechny dotazy členů komise. |
cze |
dc.description.grade |
Dokončená práce s úspěšnou obhajobou |
cze |